Abstract
GeSb9為現今報導結晶速度最快的相變化記憶材料，其快速相變化的能力，可大幅縮小資料存取時間，但其缺點為結晶相電阻係數較低，使得進行結晶-非晶相轉換時所需的工作電流較高，因矽具有原子體積小、光能隙寬…等優點，本研究希望藉由矽的摻雜來提升GeSb9的電阻係數。本研究採用直流磁控濺鍍的方式鍍製摻矽原子的GeSb9相變化記憶薄膜，以下用GeSb9-Si薄膜表示。本研究進一步討論矽的摻雜對薄膜熱性、光性、微結構的影響，並評估此材料應用在相變化記憶體（PRAM）記憶層的可行性。 在熱性上，觀察升溫速率5 ℃/min下，不同Si 摻雜濃度的DSC曲線，可發現所得到的結晶溫度從純GeSb9薄膜的184.7 ℃隨 Si含量增加，在11.9 at.% Si濃度時達到 268.8 ℃，結晶溫度升高會提高記憶材料的非晶相穩定性。結晶活化能則是隨著Si濃度上升而先降後升。從未摻雜到Si含量11.9 at.%，結晶活化能僅由5.38 eV略降至4.45 eV，與目前研究最廣泛的GST 225(約2.88 eV)相比，將有較佳的非晶相穩定性。結晶活化能及結晶溫度的變化都預測摻雜11.9 at.% Si的GeSb9-Si薄膜在PRAM應用上，可增長資料儲存的時間。 在280 ℃、1分鐘快速熱處理後的XRD結果顯示在較低摻雜濃度時(Si含量從0~1.73 at.%)，均有Sb(003)晶面的優選現象；在較高濃度時(Si含量從4.44~11.91 at.%)，則呈現出以Sb(012)為主的隨機方位，優選現象消失。此外，由XRD圖中所推算出的晶格常數隨著 Si 含量的上升而上升，從 4.48 □ (Si含量0 at.%)上升到4.56 □(Si含量11.91 at.%)，顯示Si會溶入Sb晶格中，造成晶格常數增加。而由XRD圖中推算出的縱向晶粒尺寸則是隨矽摻雜濃度上升而減少，從未摻雜的15.5 nm下降至Si摻雜濃度為11.91 at.%的9.8 nm。除XRD外，我們亦配合了TEM來觀察橫向晶粒大小，在TEM明視野與暗視野的影像下，均可發現11.91 at.% Si含量摻雜下的晶粒尺寸從未摻雜的500 nm減少到10 nm左右。微結構由優選、扁平狀晶粒逐漸轉變為隨機方位的等軸晶。 在ESCA分析中，Ge、Sb及Si 元素的主要鍵結分別為為Ge-Ge、Sb-Sb及Si-Si鍵結。初鍍膜的結果顯示 Ge與Sb在GeSb9中的鍵結能位置與其純元素態時的位置不同，且Ge、Sb的鍵結能會隨著Si的摻雜含量上升而降低，而Si的鍵結能則出現在98.2 eV與99.3 eV處。熱處理後，Ge的鍵結能由GeSb9中的鍵結能位置回到純Ge中的鍵結能位置，並不隨Si摻雜含量的增加而改變，Sb隨著Si摻雜含量的上升而降低，Si則與初鍍膜時的結果類似，僅在峰值的相對強度上有所變化。 在光學性質上，非晶相光能隙從 0.25 eV(pure GeSb9)隨著 Si 含量的增加一直增加到最高Si□雜含量時(11.91 at.% Si)的1.34 eV，約上升 5.36 倍。在電性方面，GeSb9-Si薄膜的非晶相和結晶相電阻係數會隨 Si含量而增加。非晶相（或結晶相）的電阻係數從純GeSb9的1.93 Ω-cm(或4.41 × 10-5 Ω-cm)上升到Si含量 11.91 at.%的 9.42 Ω-cm(或7.76 × 10-4 Ω-cm)；結晶相的電阻係數約上升 17.6 倍。將Si與其他已發表的N、O、Te的摻雜比較，得到在相同11.91 at.%摻雜濃度下，摻雜/無摻雜的結晶相電阻係數比值分別為17.6、5.49、6.85、3.29，顯示Si的摻雜對於結晶相電阻係數的提升有最好的效果。