Abstract
由於在製作互補型金氧半電晶體(CMOS)元件時, 假如想得到一個互相匹配的電性, 我們必須提高P型金氧半電晶體(PMOS)中之電洞載子移動率(MOBILITY)。一種在矽上長成矽鍺晶體的技術, 而在矽/鍺的接面上造成一量子井的技術已被提出。在此結構中, 我們希望電洞都能束縛在矽鍺通道的量子井中, 但事實上當元件偏壓在較大的電壓時,電洞會由矽鍺的通道往表面的矽覆蓋層遷移。在此論文中, 我們定義當矽覆蓋層所束縛的電洞濃度等於矽鍺通道束縛的電洞濃度時之電洞濃度為"交越濃度"。為了得到較高的載子移動率, 我們希望元件能擁有一較大的交越濃度。在此我們先以一電容結構, 討論不同的參數(矽覆蓋層寬度)對電洞束縛的影響。我們發現, 當矽的覆蓋層寬度變大時, 我們會得到一個較小的交越濃度, 而在其寬度變小時, 其交越濃度則會升高。而在矽、鍺通道中的鍺成分比例變大時, 會有一個較大的交越濃度, 而當鍺的成分減小時, 剛會有一較小的交越濃度。而在矽、鍺通道寬度方面, 我們發現其對交越濃度並不會造成很大的影響。假如我們純粹以交越濃度的大小濃度來看的話, 似乎矽覆蓋層的寬度越小越好, 但事實上較小的矽蓋層會使得電洞承受較大的表面散射。在此我們以一表面散射的模型計算他的互導值。當我們假如氧化層/半導電體介面電荷值為5E10/平方公分時, 我們發現只要一層極可能薄的矽覆蓋層即可得到最大的互導值。