Abstract
本實驗以無電鍍銅技術，在晶片表面進行鍍上一層導電用的銅膜。結果發現將TiN/SiO2/Si晶片，先經敏化活化之後，以傳統無電鍍銅鍍浴加以調整成的TiN鍍浴，在60□C浴溫、50 rpm轉速下進行無電鍍，可以得到平整、連續且附著力良好的銅膜。Cu鍍浴在50□C浴溫、50 rpm轉速下，亦可在活化之Cu/TaN/SiO2/Si晶片鍍上一層優良銅膜；但是在Cu/Ta/SiO2/Si晶片上所鍍的銅膜附著不良。隨著銅膜厚度的增加，銅膜表面的凹凸粗糙度會增加；在1 □m厚度時，凹凸的平均高度為54.9 □m，均方根粗糙度為14.7 □m。X-光繞射分析得知，400□C、60 min的退火處理，可以降低銅膜內部缺陷與提高銅膜優選方位的程度；所以退火處理可以將銅膜原來的2.1~4.5 □□-cm電阻率降為1.75 □□-cm，相當接近銅塊材的1.67 □□-cm。由有挖洞的Cu/TaN/SiO2/Si晶片無電鍍銅膜的結果可知，無電鍍銅膜的階梯覆蓋能力及填洞能力相當好；可沿著各種凹凸表面覆蓋一層均勻的銅膜；也可填滿直徑0.2 μm、深寬比5：1的洞。顯示無電鍍銅技術在積體電路的薄膜導線應用上，具有相當高的潛力。