Abstract
隨著表面黏著技術愈來愈進步及多層印刷電路板愈來愈多時，我們就愈難 去測試印刷電路板上的連接線是否有開路或短路的問題。過去利用探針檢 驗的技術，也因為IC接腳變密及無法觸及多層板的每一面而有實際上的困 難。IEEE 1149.1 邊緣掃描測試標準在全部為數位元件的電路板上提供了 一個被廣泛接受的方法。而1149.4 類比測試匯流排則希望解決混合/類比 電路板上有關連接線測試、元件測量及IC測試上的問題。由於電路積體化 以及數位與類比混合的趨勢，需要一個標準來提供這方面的測試問題。國 際電子與電機協會（IEEE）便組成一個工作小組，來研擬一個提案稱之 為 u類比測試匯流排」期望能解決混合/類比電路板上的測試問題。這個 提案希望解決以下三個問題：1.連接線測試：提供偵測印刷電路板上連接 線錯誤的能力，例如，開路或短路。2. 元件測試 ：提供測量電路板上離 散元件的數值的能力。3.IC測試：測量IC本身的功能。在本論文中，我們 設計了一顆符合 IEEE 1149.4類比測試匯流排的測試晶片。這一顆晶片中 包含了以下幾個模組:TAP控制器，指令暫存器，類比邊緣掃瞄模組，匯流 排介面細胞元。我們將整個電路畫成積體電路佈局，經過模擬驗証其正確 性，並交由晶片設計實現中心製造。經由這顆晶片我們可以觀察及瞭解到 該標準的可行性及其他的問題。所設計的晶片面積為 2309 x 2320微米平 方。