Logo image
線性規劃之三維晶片整合分割
Thesis

線性規劃之三維晶片整合分割

Chen, Shiang-Ting
Masters, 國立清華大學, 資訊工程學系
2008

Abstract

Partitioning 3D
三維整合系統可將多個主動元件(active devices) 放置在多層晶 片上。然而其系統的電能密度也隨之增加,也因此產生了熱問 題。我們提出了0-1整數線性規劃來解決佈局層重新指定(layer assignment)問題。在限制溫度條件下,實驗結果顯示我們的演 算法可以找到比hMETIS更佳的解。在三維結構中,為了有效利 用垂直的通道,其相連較多的模組傾向放置在不同層間,以達 到降低廣域的繞線。由於平面規劃(floorplanning)最主要的目標 是降低繞線長度(wirelength),因此我們試著在佈局層重新指定 的階段探討繞線長度的影響。經平面規劃之後所求得繞線長 度,考量繞線長度佈局層指定方法相較於只考慮直通矽晶穿孔 (through-silicon via) 數目的目標下,其繞線長度可以達到4%的 增進。

Metrics

1 Record Views

Details

Logo image