Abstract
凡德蒙方程組經常出現在插補,代數幾何碼,及信號處理等領域,其中在信 號處理做離散時間傅立葉轉換的矩陣為凡德蒙矩陣.在此篇論文中,我們利 用由Bjorck及Pereyra在1970年所發展的演算法來解凡德蒙方程組.根據此 演算法,我們發展出相對的平行及串列架構.此架構在機率上來說比由 Forney演算法發展出的架構消耗較少的功率,且其面積與Forney演算法的 架構相當.因此符合低功率的要求.在由Bjorck-Pereyra演算法發展出的架 構中,最重要的是要考慮乘法器及反向器(inverter)的面積及消耗功率,其 中反向器的做法有兩種,即以乘法器或以ROM為基底做成的, 我們稱之為乘 法器基底反向器及ROM基底乘法器.利用0.6um Compass cell library及 Powermill模擬,我們得知在有限場GF(256)中,乘法器基底反向器及ROM基 底反向器的面積分別為單一乘法器面積的8.32倍及1.02倍,而其消耗的功 率分別為乘法器的9.8倍及1.3倍,因此在我們設計的平行及串列架構中採 用的是ROM基底反向器.藉由此ROM基底反向器,我們可得在機率上來說, Bjorck-Pereyra演算法的架構所消耗的功率比由Forney演算法的架構來的 低.論文第五章所附的兩張佈局(layout)圖為整個里德-索羅門碼編解碼器 的佈局圖,其中面積較大者為利用較多的階層來做placement及routing,其 整體的功效(performance)要比面積小的佈局好.