Abstract
容錯的觀念在近十年來已日趨重要。為了要使系統達到容錯的目的，必需付出額外的面積、操作時間或訊號。對一個操作者而言，如何減少這些額外付出，又能達到容錯功能，則是其設計的重點。在此論文中，所用到的容錯方法是一種轉換邏輯（alternating logic ）重覆計算的方法。如果一個組合線路具有自我對偶的性質，則可將這種轉換邏輯重覆計算的方法應用上去。基本想法是將差動連級電壓切換（differential coscadevoltage switching 以下簡稱 DCVS ）所具有的錯誤安全性（fault-secureness）及對偶邏輯（dual logic）特性應用在自我對偶線路的設計上。在這種 DCVS 線路的設計上，相同功能可由正向（true）操作或互補（complement）操作達成。一旦在正向操作時有一個包含於錯誤模型中的錯誤被檢查到，則利用互補操作重覆計算來得到正確結果，反之亦然。本論文目的是要設計陣列乘法器及有限場乘法器，使其在單一電晶體固定通路（stuck-on）或固定斷路（stuck-open）錯誤或單一點線路上固定在（stuck-at）0或1錯誤時能達到容錯的能力。使用DCVS邏輯線路可以很容易地檢查出大部份在錯誤模型中的錯誤。而且DCVS邏輯具有內在自我測試及錯誤安全性的能力，使得DCVS邏輯被廣泛地使用在全自我測試（TSC）線路及容錯系統上。此論文的基本想法如下：當發現一個電晶體有永久通路（永久斷路）錯誤時，如果此電晶體的閘級控制訊號為邏輯 1（邏輯0）, 則此錯誤被遮蓋。也就是說，可利用此特性在重覆計算時得到正確的結果。本論文的目的是要設計一個陣列乘法器及一個有限場乘法器，使其單一電晶體永遠通路或永遠斷路錯誤時具有容錯能力。