Abstract
首先，我們由開根號倒數在計算機圖學以及相關應用上的重要性開始說明，由相關的參考文獻和資料我們可以發現，近年來由於電腦性能的提升，使得高速處理複雜的立體影像變成基本的要求。由多媒體及娛樂用器材上的應用，家用娛樂設備以及電腦上 3D 顯示技術的發展可以看出，發展繪圖專用所需的高速運算單元是必須的。在此我們以將向量做正規化的運算為例，說明開根號倒數在實際上的應用。接下來把問題集中在初始估計值和疊代次數方面的影響上，通常初始估計值對疊代部份有較大的影響，因此我們將會把重心放在如何求出好的初始估計值方面。同時在收斂性和收斂速度方面，以得到誤差較小的設計為重點。 本論文針對初始估計值的部份提出了另一種求近似值的方式，輸入和輸出的部份以 IEEE 754 單精度格式為準，同時並針對誤差的部份做分析並修正之。之後再以不同的 IEEE 754 單精度輸入測試樣本集合來測試本論文所提出方法的精確度。我們可以發現本論文所提出的方法既簡單而且在精確度上也有一定的水準，所設計出來的晶片面積也較其他的設計小。在實體層設計方面，本論文採用台積電(TSMC)0.35μm 1P4M的製程來實作之，初始估計值部份使用一個唯讀記憶體來儲存部份所需的位元常數，加上其他的控制和組合邏輯部份，本身為五級管線的設計，如果再配合上處理疊代計算的部份，則此為五級管線的設計，實際的晶片操作電壓為 3.3伏特，操作頻率為50 MHz，每個週期可產生一個輸出，而整個晶片面積為 3100μm×3100μm，核心部份面積為930μm×930μm。在晶片核心部份面積的比較方面，我們提議的設計明顯地比原始的設計好。在不採用刪減的乘法器時，面積大概可以減少 12 ％，而採用刪減的乘法器時，面積大概可以減少 24 ％。在精確度方面，我們可以由實際模擬結果發現，在某些輸入測試樣本下，提議的設計誤差會比原始的設計稍微大一點，根據分析，誤差百分比大約會比原來的設計大十倍左右，但是其值仍然不到 0.01 ％，或許是因為利用減法的關係，結果的值可以變化的範圍較乘法小一點。因此在設計方面，使用輸入位址較多個數的唯讀記憶體，可以使得精確度獲得改善，這樣做的話可以將每個區間的範圍變的更小，比較有利於線性收斂的演算法。 目前已經完成的部份是 IEEE-754 標準單精度格式的部分，未來的展望可以朝發展 IEEE-754 標準其它三種格式的方向前進，或是討論不同的捨入或捨去法對硬體線路所造成的影響，並以理論推導出這些情況的數學模型及方程式，說明一些可能的結果，同時在速度、面積和誤差方面再做個比較。