Abstract
本篇論文針對超大型積體電路（VLSI）的測試向量（Test Vector ）提出一個新的產生方法。此方法同時考慮同一條號線上的卡在０錯誤（Stu-ck-at-0 ）和卡在１錯誤（Stuck-at-1）兩種錯誤，以產生二組測試向量。一組用以測試卡在０，而另一組用以測試卡在１。我們稱此方法為１－２－對方法（１－２－Pair Approach ）。１－２－對方法主要是首先建立出保持路徑（Retentive Path），然後再找出１－２－保持路徑（１－２－Retentive Path），保持路徑是找出正確電路的特性。而１－２－保持路徑是用以決定現有的二組測試向量是否能夠同時測出一條訊號線的卡在０錯誤和卡在１錯誤兩種錯誤。接著我們根據１－２－對方法的特性發展出演算法和程式，以實驗的結果來驗證我們的預測與理論。此外，我們由機率的概念提出一個新方法，雙對可測度性（Pairing Testability ）。雙對可測度性在１－２－對方法中做為啟發式導引法則（Heuris tics ），同時以統計的觀點而言雙對可測度性是相當準確的可測度性測度方式。也即是雙對可測度性可以確實地反應出電路的特性和結構。經由實驗結果證明雙對可測度性可以確實地反應出電路的特性和結構，（在百分之九十九點五的顯著水準下，我們有百分之九十五的正確率說雙對可測度性確地與電路的實際特性和真實結構可以說是完全沒有差別或差異）同時１－２－對方法的平均回溯次數（The Average Number of Backtracks）與產生的測試向量數目（The Numberof Test Vectors ）皆比PODEM 和FAN 方法少（好）。而且錯誤覆蓋率（Fault Cov-erage ）也與FAN 一樣好（即比PODEM 好）。