Abstract
論 文 摘 要 在深微米(deep sub-micron)的IC製成中，天線效應（antenna effect）可能會造成電子元件損壞而降低良率（yield）和晶片的可靠度。所以在佈局設計時，將天線效應考慮進來是非常重要的。在早期的研究中，天線效應的減少與避免會使晶片面積和電子接點（via）數目增加。在這篇論文中，我們提出一個新的方法去減少天線效應而不會遭遇上述的現象。這是使用所謂的軌道金屬繞線配置層重設（trackswapping）和線段集金屬繞線配置層重設（wire-set swapping）的方法，而改變原來佈局的天線結構。首先，我們將映成（mapping）好的電路做實體（physical）的定位（placement）和整體繞線（global routing）。根據這個初始的實體設計（physical design），我們使用貪心繞線演算法（greedy routing algorithm）得到一個兩層的通道繞線結果。接著，我們使用修改過的CWL[12]演算法，從兩層繞線結果得到水平-垂直-水平的三層繞線結果。根據這個結果，我們使用成本函數算出此佈局的初始成本。最後，我們藉由軌道金屬繞線層配置重設（track swapping）和線段集金屬繞線層配置重設（wire-set swapping）為基本運算單元的演算法，來降低天線效應。一系列的實驗結果顯示我們所提出的這個方法的確能有效的降低天線效應。