Abstract
隨著縮小化製程演進，靜電放電（Electrostatic Discharge，ESD）對IC的等效破壞能力不斷的升高，為了防治內部元件不受靜電放電之影響損壞，而造成電路失效，因此靜電放電防護裝置在深次微米 積體電路之設計上愈形重要。 本論文主要探討利用分隔島﹙Isolated Island﹚的加入以改變NMOS汲極擴散區形狀之創新靜電防護元件。其工作原理為使電流依分隔島所規劃之細長路徑行走，增加汲極等效串聯電阻，及形成等效電阻網路，提高電流分布均勻度，以提昇對靜電放電的防護能力；並利用分隔島增加汲極串聯電阻的觀念，減少汲極擴散區及整個元件的佈局面積。分隔島的材質為多晶矽或場氧化層，所以不需添加多餘的光罩及製程，製作方式簡單且成本低廉，並能有效地保護電路元件。本論文中將分別探討分隔島的尺寸、距離、位置、種類、數目及其他考量等各種元件參數對靜電放電防護的影響。經由實驗證明，isolated island NMOSFET可以有效的提高串聯阻抗，改善ESD的防護能力，並可減小佈局面積，降低成本且達到相同的靜電放電 防護效果。 另外本論文也研究了閘極感應汲極漏電流﹙Gate Induced Drain Leakage，GIDL﹚之理論與發生機制，並針對足夠電場產生的能帶對能帶間直接穿透﹙Directly Band to Band Tunneling﹚效應，與其所造成之GIDL漏電流，了解其間之關聯性並探討GIDL在靜電放電 上之應用方向。