Logo image
邏輯IC最終測試廠之測試機台排程研究
Thesis

邏輯IC最終測試廠之測試機台排程研究

李威亭
Masters, 國立清華大學, 工業工程與工程管理學系
1999

Abstract

半導體最終測試 邏輯IC 生產排程 限制驅導式 系統模擬 Final Testing Logic IC Production Scheduling Drum-Buffer-Rope System Simulation
最終測試(Final Test)是半導體製程中的最後一站,由顧客提供待測IC,經由測試廠測試後將結果回報給顧客,並沒有物料需求管理問題,是屬於出售測試機台產能的"服務業"。因此半導體最終測試業最重視的營運目標就是顧客的滿意度,訂單是否能準時達交是關鍵的因素。 本研究是以半導體邏輯IC最終測試廠的生管排程問題為探討對象。其測試站之排程型態為具有多限制(測試機台、分類機台以及測試機台界面)的相異型平行機台(Unrelated Parallel Machines with Multiple Constraints)問題。本研究先對半導體最終測試業的生產流程做一深入探討,接著對測試站的排程提出一套以限制驅導式(DBR)為基礎的排程方法,用以直接管理系統的瓶頸達到提升系統績效的目的。最後以模擬模式比較分析DBR排程方法與其他排程方法在不同環境因子組合之下的績效表現,可得到DBR排程方法在大多數的環境中都可得到不錯的交期指標。最後再提出一互動式生產排程系統架構,以限制驅導式為基的排程方法做為短期生管排程的規劃核心,提供相關人員在進行系統設計時的參考之用。

Metrics

1 Record Views

Details

Logo image