Abstract
本篇論文是探討如何消除CMOS影像感測器中的固定圖像雜訊(fixed pattern noise，FPN)。而FPN可分為兩種，一種是同一行內像素與像素之間的固定圖像雜訊，稱為P-P FPN，另一種是行與行間的固定圖像雜訊，稱為C-C FPN。然而一般電路已用行處理電路中的相關二次取樣方式將P-P FPN降低，故在此將採用一種行處理電路可有最小的C-C FPN，再於其後設計出讀出電路。並且設計類比電路所需時序使得像素陣列在感光後能依序經由讀出電路獲得輸出。本研究是以主動式像素感測器作為感光元件，接在APS之後的行處理與讀出電路可實行取樣與相減功能來降低FPN，其中讀出電路是用切換電容全差動放大器來實現。 本篇論文以TSMC 0.35um 2P4M製程，類比與數位時序控制電路總面積約0.402 ，填充係數為28.6%，整張圖像輸出速度在25Mhz時脈下為153.2 frames/s。