Abstract
摘要 本實驗是以電漿輔助化學氣相沉積(Plasma-Enhance Chemical Vapor Deposited ，PECVD)氮化矽再配合多靶式射頻濺鍍系統(Multi-Targets RF Sputter) 沉積鈦酸鍶鋇( Ba0.5Sr0.5TiO3)薄膜，作為閘極介電層之電性研究。由於氮化矽和鈦酸鍶鋇薄膜材料具有高介電常數、低漏電流、低介電損失..等特性，再配合傳統之鋁電極所形成之MNS(Metal-Nitride-Semiconductor)堆疊(Stack)結構電容器並期望可進一步可適用於目前產業界中記憶體SDRAM中的電容元件。以下就論文之各章節作簡要之描述： 第一章 為介紹目前產業界記憶體發展之近況及BST目前發展情形。 第二章 介紹介電材料氮化矽與BST的基本材料特性以及有關之理論背景，以及各種沉積薄膜之各種製程方式，並介紹本實驗中各種薄膜的分析方法。 第三章 列舉出氮化矽薄膜MNS電容器之製作程序，包含基板之備製、控制之參數、電極之製作和退火處理等步驟，以及MNS電容器在取得電性量測數據之結果後並作分析與討論。 第四章 說明氮化矽與鈦酸鍶鋇堆疊結構電容器之製作流程，包含基板準備、鍍膜方式、電極製作和退火處理等。以及BST堆疊結構電容器在取得電性量測數據之結果後並作分析與討論。 第五章 為本論文之實驗結果與討論，藉由各種薄膜分析的方法，分別探討不同之製程參數效應對BST薄膜之影響，積極尋求最佳製程參數以進一步得到符合SDRAM電特性的需求，，最後更以氮化矽MNS結構電容器與BST堆疊結構電容器之電特徵作一系列之比較。