Abstract
摘要 隨著積體電路製程技術的快速發展，積體電路所要求之密集度愈來愈高，進入了深次微米階段(deep sub-micron)，後段金屬化製程愈來愈受重視。元件的通道長度(Channel Length)越來越小，相對的使金屬連線線寬縮小，積集度上升；當進入深次微米元件領域，其金屬連接線所造成的電阻/電容時間延遲（RC Time Delay)已嚴重的影響了整體元件操作的速度。因此，為了改善傳輸延遲的效應，我們從兩方面著手：一、改變介電層的材質（以低介電材料取代傳統PEOxide)。二、改變導線材質(以銅導線製程取代傳統鋁導線製程)。有鑑於此，我們選取了多孔二氧化矽為低介電質材料，而選取有電極電鍍銅來取代傳統的金屬鋁，並在電性上及可靠度研究上加以討論。 本論文之目的在於研究銅與多孔二氧化矽之製程整合，並配合damascene技術鍍製多層介質製程整合(Cu / Ta or TaN / PEOxide / Porous SiO2 / Si3N4 / Si)瞭解電特性。首先，製成閘形-蛇狀的夾縫的金屬線，在測量期限與線間的漏電流，崩潰電壓，與時變化之介質崩潰；可助於瞭解低介電質的電導機制，生命期及熱穩定性。由以上量測得知在閘形-蛇狀的trench的side wall處若多加一層約200A的PEOxide其漏電流會有所改善。 最後我們製作平行damascene銅導線將其放置在150 oC，2mtorr的真空爐下測其電阻對時間的變化，以瞭解stress對於此結構的影響。從R-t關係圖得知約10000分鐘後；銅導線即會因熱應力的影響產生void使得導線電阻攀升，進而fail掉。