Abstract
中文提要:在超大型積體電路(VLSI)的發展上，介電層一向都是一個非常重要課題。近年來，由於VLSI集程度的增加和元件尺寸的縮小，對於介電層的性能又有了新的要求。特別是對於金氧半元件最大產品記憶器而言，介電層更是記憶器中最主要的一個部份。對於DRAM來講，現在已經發展到64Mb，所儲存的電荷為了維持元件訊號雜訊的關係，須要維持在150fC左右即不能在減少，過去解決這個問題的辦法大部分是用減低介電層的厚度來達成，但是到了16Mb或64Mb以後，二氧化矽介電層的厚度將要降到5nm 以下，已經會引起穿遂電流的發生，所以目前的研究方向著重於三維垂直結構來增加電容器面積，或只是使用高介電常數的材料及鐵電材料。由於鐵電材料具有高達數百乃至於數千的介電常數，以及特殊的電滯曲線特性，可以應用於DRAM及非揮發性記憶元件。在DRAM的應用上主要是著眼於其高介電常數的特性，而高介電常數的材料，通常漏電流也會隨著較大，這與DRAM元件的需求有所抵觸，因此降低漏電流是DRAM應用上的首要考慮。而在非揮發記憶元件的應用上，主要是應用鐵電材料的電滯曲線這個特性，元件的要求為較大的殘留極化值(Pr)及飽和極化值(Ps)以及對多次讀寫的抗疲勞性。鐵電材料具備了較低寫入電壓，快速寫入速度，良好持續性及具有較少製程步驟的可能，所以有可能在將來取代浮極式(floating fate)和快閃式(flash)的可程式唯讀記憶元件(EEPROMs)。由於多次的讀寫循環會導致鐵電材料的電滯曲線縮小，這種現象稱為疲勞(fatigue)，疲勞現象是目前鐵電材料在非揮發記憶元件的應用上極需解決的問題。本文為針對鐵電材料鋯鈦酸鉛薄膜電容器疲乏方面的研究。在第三章為PZT 薄膜極化疲乏機制分析，第四章則是薄膜在物性、電性及極化疲乏方面的量測結果。在物性的量測上包含x-ray 及SIMS的量測及探討，在電性方面藉由I-V 的量測分析薄膜本身的漏電流機制及其崩潰電壓，在極化疲乏的量測上則以1MHz的單極、雙極方波，變化不同的振幅，對PZT薄膜做疲乏測試，並以I-V 的量測觀察薄膜極化疲乏的成因及機理。The effect of fatigue on the leakage current of PZT thin filmcapacitorswas analyzed. The change of polarization is correlatedto the stresselectric field and the fatigue cycles. It is foundthat there is no significantdegradation of the polarizationcurve for stress electric field 100kV/cm orfatigue stresscycling below 10E+9 cycles. If the stress electric fieldishigher than 100kV/cm, the cycling decreases the polarizationrapidly after thecycles more than 10E+9. Changes in polarizationdue to the bipolar stress werecorrelated with the changes in theconduction current. The conduction currentof a fatigued sampleincreases thus the total leakage current. Possiblemechanism forfatigue effect in the thin films are explained by thecarriersinjection due to the Poole-Frenkle emission from thetrap sites.