Abstract
摘 要 本文內容重點為製作本實驗室自行設計之一鐵電記憶體之前段製程(CMOS製程)及探討鐵電電容下電極與複晶矽的接面性質。在CMOS製程部份共使用七道光罩，製作內容為CMOS相關測試元件，包括片電阻量測結構、接面電阻量測結構、MOS電晶體、MOS電容、感測放大器、傳輸閘等，主要以I-V量測來測試元件之特性。鐵電電容之電極部份，主要研究氧化物電極和複晶矽間的接面性質，為了得到良好的接面，我們嘗試在氧化物電極和複晶矽間加入擋層金屬，共研究了RuO2/Ru、RuO2/Ru/TiN/Ti、RuO2/Ru/TiWN/TiW等三種電極結構的接面特性，實驗內容包括氧化物電極的濺鍍，薄膜蝕刻，並以歐傑電子能譜儀(Auger electron spectrometer, AES)探討電極結構與複晶矽間接面原子擴散的情形。 在CMOS部份，PMOS元件的特性有劣化的情形，推測為P+離子佈植時使用BF2作為離子源所造成，由於氟離子的存在使硼離子更容易穿透閘極氧化層，在閘極氧化層很薄的情形下(20nm)，擴散進入閘極下方的通道區域，造成啟始電壓的變動及不穩。這種情形應可由降低退火溫度減低硼離子的擴散能力來改善。 在接面部份，研究結果顯示，在二氧化釕接面系統中，若不使用擋層金屬，我們發現氧極易擴散進而形成二氧化矽絕緣層。但在使用擋層金屬(TiN / Ti與TiWN / TiW)後，氧擴散的現象可被有地解決，同時也沒有明顯的剝裂發生，因此我們認為RuO2/ Ru / TiN / Ti 與RuO2/ Ru / TiWN / TiW均為一可行的接面系統。