Abstract
本文主要是研究利用鋯鈦酸鉛(PZT)鐵電薄膜來製作鐵電記憶胞(ferroelectric RAM)中電容元件之相關製程技術。論文內容包含氧化物電極、PZT薄膜之製作、特性測定與蝕刻技術開發，絕緣披覆層的製作與蝕刻，還有氧化物電極與金屬鋁導線之接面電性與擴散分析。 在結構觀察上我們主要使用XRD來分析各層鍍膜之結晶品質，並利用SEM、OM來鑑定蝕刻品質，而電性量測上主要是利用TR-66A分析鐵電電容的特性，並以Keithley量測系統分析接面電性，而在接面擴散與成份分析則使用RBS來測定。 本論文主要的結果有開發LNO下電極的蝕刻技術，可成功的製作2μmLNO下電極圖案以及利用APCVD SiO2披覆之PZT鐵電電容元件；而在界面電性的量測上，LNO與鋁導線並無法形成有效的歐姆接點，從I-V、C-f與TEM分析，我們相信是因界面反應層產生所導致的結果，另外利用TiN做為barrier layer對接面電性並無改善的效果。