Abstract
本研究之目的, 為研製 MCA 的類比數位轉換(ADC)電路雛型板並對Sliding-Scale 方法改善 DNL 的效益進行評估。評估重點為探討不同的Sliding State 數目對改善 DNL 的影響。在本研究中, 我們將探討 DNL測試電路的設計與製作,並介紹硬體中斷的使用方法。在軟體方面, 為了可攜性及執行速度上的考量, 我們選擇以 C 語言來製作測試用軟體及中斷服務程式 (Interrupt Service Routine, ISR) 。對 DNL 的測試我們以標準偏差及 DNL 的絕對極大值來作為評估的指標, 對測試的結果可依Sliding-Scale的數目 N值的大小分成三個階段說明如下:(1) 0 ≦ N≦ 22 時, 由於 N 值較小, 所以由 Sliding-Scale方法所帶來的效益,尚不足以補償由 Slider 及電路複雜化後所產生的誤差, 所以此階段中N 值的增加並無法改善 DNL, 甚至有增大的趨勢。 (2) 22 ＜ N ≦ 136時, DNL 的改善情形良好,平均來說,每增加一個 Sliding State, 則標準偏差可改善 0.73%, DNL的絕對極大值可改善 0.70% 。(3) 136 ＜ N ≦238 此階段雖有較大的 N 值, 但改善的幅度已明顯下降, 探究其原因,一是參考電壓的變動在 N 值大的時候影響較為明顯, 因而誤差變大。另一是 Slider 輔助類比電壓的校準不易控制, 所以當 N 值增大時此項誤差亦增大。研究的過程中我們發現 Sliding-Scale 的線路雖不複雜,但在架構時須注意 (1) Slider 的校準須非常準確, 以免 N值增大時誤差亦增大, 而降低了 Sliding-Scale 的效益; (2) Slider 須有精準的參考電壓, 使其在較大的 N 值時, 誤差不致過大。