Abstract
半導體產業，隨著Moor定律元件不斷的縮小化，從次微米尺寸邁入深次微米的境界，然而隨著閘極氧化層的不斷變薄，薄氧化層長時間可靠性就成為元件操作特性上的主要議題。隨著高介電係數材料漸漸取代二氧化矽作為MOS元件閘極介電層，施加電應力後對於電特性及界面陷阱密度之影響，是值得被探討的問題，利用一些新的方法如次臨界的技術與電荷汲引的方法作為萃取界面陷阱密度對應能帶的分佈的一個工具，為了更確定我們所萃取的的結果是否正確，著重於方法上比較和驗證。另外對於電荷分離法部分，使用在高介電係數(High K)閘極介電層的電晶體時候，會造成電荷分離法無法應用，因為在做切線的時候會有交叉現象，對於氧化層電荷ΔVnot以及界面陷阱電荷ΔVnit在結果萃取的時候會造成錯誤，透過次臨界與電荷汲引方法來修正。另外電漿蝕刻時導致充電效應之研究，我們將討論電漿蝕刻多晶矽閘極時的天線效應(antenna effect)，藉由天線結構來探討MOSFET元件閘極介電層受到電漿充電效應所引發傷害的現象。根據電荷汲引技術針對界面缺陷密度與能量的關係中的萃取 ，會發現對於一般沒有天線效應的元件和具有天線結構的元件來說，所萃取出來的界面缺陷密度明顯是比較大，因此如何能夠找到適合的量測工具，用以分析氧化層缺陷對MOS元件的影響是絕對必要的。