Abstract
眾多high-k材料中，鈦酸鍶鋇(BST)因具有高介電常數，高崩潰電壓及低漏電流，被視為下一世代G-bits DRAM的關鍵材料，同時也是未來電晶體閘極氧化層的候選者之一。近年來，鐵電場效電晶體(非揮發性記憶體:1- Transistor type FeRAM)因具有非破壞式讀取以及超高儲存密度等優點，因此受到各界矚目。而鈦酸鍶鋇因其鈣鈦礦結構和高介電常數的特性，非常有利於成長高品質的鐵電薄膜以及實現低電壓操作的鐵電場效記憶體。 本論文主要分為三個主題: 其一，利用射頻磁控濺鍍法在p-type Si(100)基板上沉積BST 薄膜，探討厚度效應、濺鍍氣氛、工作壓力及RTA時間等製程參數對薄膜結晶性質及電性表現的影響。其二，在沉積薄膜前，導入N2O氮化製程來抑制BST與矽之間所產生的界面層厚度，實驗結果發現經N2O氮化前處理的BST試片有較高的整體電容值，且漏電流密度在-1MV/cm可降低至3*10-9A/cm2。此外在崩潰電場、界面態密度、遲滯現象等可靠度測試上也有明顯的改善。 最後，我們應用經過氮化前處理的BST薄膜作為金屬-鐵電膜-絕緣層-矽(MFIS)的鐵電場效電晶體的絕緣層，以鋯酸鉛鋇(Pb1-xBaxZrO3, PBZ)以及鈮酸鋰(LiNbO3,LNO)為鐵電層，製作成MFIS電容結構並探討其記憶特性。 以Pt/PBZ/BST/Si MFIS電容結構而言，應用BST薄膜做為MFIS的緩衝絕緣層，可以有效壓抑漏電流以及促進PBZ薄膜(200)優選指向的成長。在掃描振幅電壓±5V時可得到1.76V的記憶視窗，已足夠運用於記憶元件的邏輯偵測。而對於Pt/ LiNbO3/BST/Si MFIS電容結構來說，LiNbO3 雖然無法在BST薄膜上成長出c-軸(006)的優選指向，但是比起Pt/LiNbO3/Si MFS電容結構而言，仍可大幅降低其漏電流密度；其記憶視窗隨著掃描振幅電壓由±3V增至±14V時，亦從0.7V增加到3.96V。此外，載子注入及捕陷效應對MFIS記憶特性的影響在論文中也作了研究和探討。