Abstract
電力電子( power electronics )的發展趨勢是將功率電晶體與低壓控制元件製作在同一晶片上，達成智慧型功率積體電路( smart power ICs)的要求。其主要的困難在於低壓與高壓製程的整合，使製造出來的功率積體電路，必須達成所需的耐壓要求，而且不致於影響低壓元件的特性。在本篇論文中，我們提出一套與現行互補式金氧半電晶體製程完全相容的高壓製程。利用現行製程中的N型井來製作所需的高壓元件。在元件結構上，與傳統厚磊晶層高壓元件不同，我們採用薄磊晶層的RESURF技術，並且印證了RESURF元件的三大操作區。我們探討了元件製程及幾何參數對崩潰電壓與導通電阻的影響。此外，我們還引進場板的概念。在汲極端加上場板可以緩和電位降，提高崩潰電壓。最後，我們提出一套高壓元件設計的方式。針對不同的耐壓需求，採用不同的元件結構。對於採用RESURF結構的元件，我們也提出了最佳化設計的方法。A CMOS compatible power MOSFET process has been developed. UsingN-well as drift region, breakdown voltage as high as 400V can beachieved. The effects of the drift region geometry and physicalparameters of RESURF LDMOST's have also been studied. Thevariations of breakdown voltage with drift region parameterswere investigated using numerical simulation and compared to theexperimental results. Field plate near the drain-edge can beused to reduce electric field at n/n+ junction.Finally, designguidelines of power devices are discussed. Also a strategy ofoptimization of RESURF LDMOST's is proposed.