Abstract
在先進的製程中，“軟錯誤”已經成為一個影響晶片可靠度的重要議題。舊有容錯方法在晶片上加入delay buffer和C-element，所以會造成不可忽略的效能負擔。此篇論文的目的即在設計一個高效能的軟錯誤容忍機制。因為軟錯誤發生的頻率很低，我們主要的概念是設計一個有效的軟錯誤偵測機制，然後依賴那些原本就存在於晶片中的回覆機制去做錯誤更正，例如CPU中的flush機制。如果晶片不是CPU的設計的話，我們也可以採用另一種方式去維持一個不易出錯的值，如果發生錯誤，就可以籍由將這個不易出錯的值重新讀取到記憶體元件中來更正錯誤。我們提出二種不同的軟錯誤容易機制，他們分別適用在特定的晶片上。實驗結果顯示，我們提出的架構在效能和功率消耗上，達到很大的改善。