- 題名
- Diffusion barrier structure, and conductive laminate and manufacturing method thereof
- 翻譯題名
- 擴散阻障結構、導電疊層及其製法
- 創作者：
- Tzu-Chien Wei (發明人) - 國立清華大學, 半導體研究學院Wei-Yen Wang (發明人)
- 申請國別
- USA
- 學術資源類型
- 專利
- 專利
- 11,331,883; B2
- 申請號
- US16510208
- 申請日期
- 12/07/2019
- 出版日期
- 17/05/2022
專利
Diffusion barrier structure, and conductive laminate and manufacturing method thereof
17/05/2022
指標
1 檢視次數