Abstract
一種乘法電路在矩陣乘法時產生一矩陣和一第一整數之乘積以及在整數乘法時產生一第二整數和一第三整數之乘積。該乘法電路包含一次乘積產生器、一累加器和一加法器。該加法器在整數乘法運算時相加該累加器之輸出以產生該第二整數和該第三整數之乘積。在矩陣乘法運算時，該次乘積產生器產生該矩陣和該第一整數之次乘積。在整數乘法運算時，該次乘積產生器產生該第二整數和該第三整數之次乘積。該累加器累加該次乘積產生器之輸出以產生保留值作為矩陣乘法時之乘積。
- Title
- 乘法電路及其加解密電路
- Creators - without role
- 誠文 吳 - 國立清華大學電機資訊學院電機工程學系王振興莊劼霖誠文 吳 - 國立清華大學電機資訊學院電機工程學系
- Identifiers
- 9957787926006774
- Academic Unit
- College of Electrical Engineering and Computer Science
- Language
- Traditional Chinese
- Resource Type
- Patent
- Patent
- I372353
- Date application
- 10/07/2008