Logo image
加速度計
Patent

加速度計

國立清華大學, 方維倫, 吳名清 and 徐家保
31/08/2010

Abstract

所揭露的是一種實施於SOI晶圓上新穎的電容式三軸加速度計,這種加速度計包含特別設計的間隙閉合差分感測電極。本三軸加速度計有四項優點:(一)質量塊包含SOI晶片之元件層(device layer)以及處理層(handle layer),(二)間隙閉合的差分電容感測電極的設計提高了靈敏度,(三)SOI晶圓的元件層和處理層之間的金屬互連設計使得在結合板上的寄生電容減少,(四)所感測的間隙厚度係已由SOI晶圓的方格氧化層所精準定義。

Metrics

1 Record Views

Details

Logo image