Abstract
本發明係關於一種封裝結構及其製作方法，係將一被動元件直接堆疊於晶片上減少電路板的使用面積，其包括：一電路板，具有一第一表面，其上設置有複數個第一連接墊；一晶片單元，具有一主動面及一非主動面，主動面設置有複數個第二連接墊及複數個電極墊，非主動面設置有複數個第三連接墊，晶片單元開設複數個導電孔；複數個焊球，電性連接第一及第二連接墊；一被動元件，設置於第三連接墊上。其中，被動元件透過第三連接墊、導電孔、電極墊與晶片單元電性連接，晶片單元透過第二連接墊、焊球、第一連接墊與電路板電性連接。