Abstract
在高速的數位系統中，特別是由於功率分配系統之共振效應所造成的電壓變動導致嚴重的時序歪斜。增加額外的電阻性負載使雜訊耦合離開且終結於外部，將可降低功率分配系統之品質因子，因而有效地使雜訊累積最小化。外部耦合電阻性終結器最好形成於微帶共振器中之發生相對高的雜訊變動之位置上。每一外部耦合電阻性終結器得由一電阻、一端具有一電阻之一傳輸線、一端為開路之一損耗性傳輸線、或四分之一波長的一損耗性傳輸線所形成。模擬結果指示出最大電壓變動在共振頻率處從750mV抑制成150mV，並且對於整個操作頻率範圍而言雜訊抑制率約為50％。